突破光刻极限：High NA EUV 光刻技术引领半导体发展之路

在NY CREATES 旗下奥尔巴尼纳米技术综合大楼工作的研究团队近日公布了 Low NA 和 High NA EUV 光刻技术在先进芯片图案化中的最新良率成果，揭示了通往 2 纳米及以下节点的光刻前景。

近年来，计算性能的飞速增长得益于晶体管尺寸的持续缩小，这主要归功于光刻技术的突破。光刻技术通过掩模设计和感光材料在硅片上形成精密图案，使晶体管的微缩成为可能。在过去40 年中，通过不断缩短光刻波长和提高数值孔径 (NA)，光刻设备实现了越来越小的图案印制，推动了芯片制造的发展。

然而，仅靠设备性能提升不足以实现其极限分辨率，半导体行业还依赖于掩模、材料、图案化方案和工艺的综合创新，从而提升晶圆上的良率和产出。

最新的高数值孔径EUV（极紫外）设备将进一步推动晶体管微缩，同时带来了新挑战。IBM 及其生态系统合作伙伴正在加速研发，旨在将这一革命性技术尽快应用于量产。

在过去十年，ASML 的 EUV 光刻机已经成为高分辨率图案化的主要设备。2014 年，全球最早的 EUV 设备之一在 NY CREATES 的奥尔巴尼纳米技术中心安装，IBM 与纽约州立大学 (SUNY)、东京电子 (TEL) 等合作伙伴携手，建立起了一个支持 EUV 光刻技术开发的强大生态系统。该生态系统推动了先进制程节点的实现，包括 7nm、5nm 和最新的 2nm 技术节点。

2015 年，IBM 与合作伙伴首次实现了具有自对准触点的 36nm 间距铜线电路，大幅推进了集成电路的微缩。这一成果为后续的 26nm 间距和现在的 28nm 间距电路良率提升奠定了基础。

随着光刻胶材料的进步，IBM 与 Lam Research 等合作伙伴进一步提升了 EUV 分辨率，使 28nm 和 26nm 间距的铜线互连实现了稳定的良率，并为后续开发更小节点提供了路径。

然而，Low NA EUV 逐渐逼近分辨率极限，为实现更小的特征尺寸，业界需要更高的分辨率技术。High NA EUV 系统由 ASML 开发，数值孔径从 0.33 增至 0.55，能够实现 16nm 间距特征的印制，简化了图案化方案并潜在降低了制造成本，为 2nm 及以下节点提供了新途径。

不过，High NA EUV 仍面临一系列挑战，包括图像误差、良率波动及成本问题。要克服这些障碍，光刻工艺中的协同优化尤为关键。为加速技术进展，ASML 和 imec 在荷兰费尔德霍芬创建了 High NA 实验室，并配备了首个 High NA EUV 研发工具。

IBM 在 NY CREATES 生态系统的支持下，利用 ASML 新光刻技术，已实现 21nm 间距线路的初步演示，为未来的 2nm 节点乃至更小节点奠定了基础。这表明，利用工艺的协同优化，IBM 可继续推高最小线宽的良率。

NY CREATES 生态系统中的开放合作模式，将在未来十年继续成为先进图案化解决方案的重要推动力量，支持多样化的计算平台发展。