EUV光刻技术的最新进展与2纳米以下制程的前景

在奥尔巴尼纳米技术综合大楼工作的研究团队报告了低数值孔径（Low NA）和高数值孔径（High NA）EUV图案化技术的最新良率数据，这为实现小于2纳米的技术节点提供了新的视角。

数十年来，计算机性能的飞跃性增长依赖于晶体管尺寸的持续缩小。这一进步很大程度上归功于光刻技术的发展。光刻是一种利用光线通过掩模作为模板，在涂有感光材料的硅片上定义微细结构的过程。在过去四十年间，光刻机的创新推动了更短波长光源的应用以及光学系统数值孔径的增加，从而使得越来越精细的图案得以被打印出来。然而，仅仅依靠机器的进步还不足以达到它们所能够提供的极限分辨率。

为了提高晶圆上图案的尺寸精度和成品率，半导体行业还需要依赖计算方法、掩模设计、新材料及工艺流程等多方面的创新。这些因素共同作用下，有助于提升最终芯片产品的质量和数量。

目前，下一代高数值孔径EUV光刻设备已经出现，它有望帮助业界进一步减小晶体管的物理尺寸。不过，正如历史上每一代新光刻技术一样，要将这种前沿科技迅速转化为实际生产力，仍需面对一系列严峻挑战。IBM及其合作伙伴正在致力于加速这项关键性技术的商业化进程。

过去十年中，ASML公司的EUV光刻机凭借13.5nm波长的激光光源，实现了高达13nm（即26nm周期）的高分辨率图案制作能力。早在2014年，全球首批EUV光刻机之一便落户于NY CREATES旗下的奥尔巴尼纳米技术中心，这里也是IBM Research的重要合作基地。此后，IBM Research携手SUNY、TEL等多家机构共同构建了一个充满活力的研发生态系统，以支持EUV光刻技术的开发和完善，并成功应用于7nm、5nm乃至最新的2nm技术节点的大规模生产中。

首次演示采用高数值孔径 EUV 加工的 21nm 间距铜大马士革工艺

特别是对于连接晶体管的金属线——互连层的图案化而言，EUV光刻技术展现了其独特价值。由于互连线通常代表了晶圆上最小的特征尺寸之一，因此成为EUV技术早期应用的理想目标。2015年，IBM及其合作者展示了首例采用EUV技术制造的36nm周期铜线电路，其密度几乎是前代光刻所能达到的一半，标志着EUV逻辑时代的开启。尽管如此，即使EUV设备有能力印刷26nm周期的特征，但仍有多种障碍阻碍着这一尺度特征的实际量产。

除了预期的设备良率、掩模缺陷控制以及适用于EUV波长的光刻胶材料外，研究人员还遇到了一些意想不到的问题。尤其是EUV成像过程中有限的光子数量所带来的随机效应，以及成像材料本身的特性，都成为了影响良率的关键因素。由此可见，要想继续推进这项技术，就需要更加先进的测试工具和全面的解决方案来优化整个图案化过程，同时确保电气性能等关键指标满足要求。

自首个EUV技术点投入以来，IBM始终致力于突破EUV光刻技术的界限，充分利用Albany NanoTech生态系统的资源推动创新。我们与TEL等伙伴紧密协作，建立了完整的铜镶嵌图案化流程，并通过不断改进几乎每个环节的技术细节，逐步提升了该流程的稳定性。基于此，我们现在已经可以展示出使用EUV直接图案化的28nm周期晶体管互连层的良好电学性能和稳定良率，长度超过一米的连续铜线也证明了跨领域优化带来的优势。

IBM 铜大马士革电气基线经过十年的持续工艺协同优化，利用单次曝光低数值孔径 EUV 光刻技术，实现了 36nm、30nm 和现在的 28nm 间距 1m 导线的成熟良率提升。同时还展示了在低数值孔径 EUV 分辨率极限（26nm 间距）下的电气可行性。

历经十多年的努力，我们在追求EUV光刻技术极致分辨率的同时，对光刻胶材料进行了深入探索。虽然有机化学增强型光刻胶长期以来一直是EUV图案化的首选材料，但最近在干沉积金属氧化物光刻胶方面取得的进展让我们看到了在EUV分辨率极限下的最佳良率表现。最近，我们与Lam Research的合作取得了显著成果，在28nm和26nm周期的铜镶嵌互连中获得了出色的良率，这表明当前的集成图案化工艺已能充分发挥EUV技术的全部潜力。

然而，即便有了这些成就，对于更小尺寸的需求依然超出了现有低数值孔径EUV所能达到的范围。为此，业界还需借助多重图案化EUV技术来实现更为紧凑的设计。尽管多重图案化方案往往伴随着复杂性和成本上升等问题，但它仍然是通往未来更高集成度芯片不可或缺的一步。

为了克服现有低数值孔径EUV光刻技术的局限性，ASML开发了高数值孔径（High NA）EUV系统。这一新系统通过增加光学组件的数值孔径，将分辨率提升至16nm间距特征的理论极限，相较于之前的EUV技术提升了约40%。高NA EUV不仅能够简化图案化方案、降低制造复杂度和潜在成本，还为设计小于2纳米节点的高性能逻辑器件提供了可能性。这项技术有望延长Nanosheet晶体管的时代，并开启通往亚1纳米节点垂直堆叠晶体管的道路。

尽管如此，加速高数值孔径EUV技术的应用仍面临多重挑战。其中包括随机效应导致的良率下降、影响拥有成本的吞吐量问题以及由掩模结构引起的成像失真等常见难题。此外，从当前0.33的数值孔径跃升至0.55，带来了前所未有的67%增长，这使得场尺寸减小，并对硅片表面的任何不平整更加敏感，从而引入了新的独特挑战。

面对这些挑战，业界正采取集体行动来寻求解决方案。例如，ASML与imec合作，在荷兰费尔德霍芬建立了专门的High NA实验室，并配备了首个研发工具。IBM的研究人员也积极参与其中，探索如何在未来的技术节点中部署这项新技术。

借助ASML的新一代光刻技术和NY CREATES生态系统中的丰富经验和已建立的集成图案化基线，IBM已经成功展示了低至21nm间距的金属化线路，延续了近三十年前开创的铜镶嵌互连集成技术。这些早期成果满足了低于2纳米节点的半导体设计需求，并为未来的Nanosheet节点技术简化了路径。同时，对于24nm、23nm和21nm间距的单次印刷互连，IBM也实现了可验证且一致的电气性能，表明其开发平台具备实现最小线路成熟良率的能力。

随着IBM研究部门持续推动逻辑扩展路线图以支持多样化的未来计算平台，NY CREATES生态系统的开放协作模式将继续作为未来十年内先进图案化解决方案的关键推动力。